Campagne de collecte 15 septembre 2024 – 1 octobre 2024
C'est quoi, la collecte de fonds?
recherche de livres
livres
Campagne de collecte:
26.1% pourcents atteints
S'identifier
S'identifier
les utilisateurs autorisés sont disponibles :
recommandations personnelles
Telegram bot
historique de téléchargement
envoyer par courrier électronique ou Kindle
gestion des listes de livres
sauvegarder dans mes Favoris
Personnel
Requêtes de livres
Recherche
Z-Recommend
Les sélections de livres
Les plus populaires
Catégories
La participation
Faire un don
Téléchargements
Litera Library
Faire un don de livres papier
Ajouter des livres papier
Search paper books
Mon LITERA Point
La recherche des mots clé
Main
La recherche des mots clé
search
1
Getting Started with FPGAs
No Starch Press
Russell Merrick
fpga
clock
output
input
signal
vhdl
flip
verilog
figure
fpgas
flop
signals
inputs
i_clk
flops
signed
module
unsigned
bits
board
memory
edge
operations
std_logic
tools
fifo
switch
gate
cycle
port
operation
testbench
synthesis
lfsr
timing
mhz
values
we’ve
shows
simulation
snip
outputs
report
rising
parallel
shift
errors
i_switch_1
reset
diagram
Année:
2023
Langue:
english
Fichier:
EPUB, 2.95 MB
Vos balises:
0
/
5.0
english, 2023
2
Getting Started with FPGAs
No Starch Press
Russell Merrick
fpga
clock
output
input
signal
vhdl
flip
verilog
figure
fpgas
flop
signals
inputs
i_clk
flops
signed
module
unsigned
bits
board
memory
edge
operations
std_logic
tools
fifo
switch
gate
cycle
port
operation
testbench
synthesis
lfsr
timing
mhz
values
we’ve
shows
simulation
snip
outputs
report
rising
parallel
shift
errors
i_switch_1
reset
diagram
Année:
2024
Langue:
english
Fichier:
EPUB, 2.95 MB
Vos balises:
0
/
4.5
english, 2024
3
FPGA设计 从电路到系统
北京:清华大学出版社
Pdg2Pic
,
蔡述庭,陈平,棠潮等编著
fpga
input
clk
verilog
hdl
output
module
endmodule
reset
signed
o_result
clock
mux8
rst_n
out_seq
next_state
i_b
posedge
altera
i_add_sub
xilinx
mealy
i_a
in_seq
initial
latch
moore
synplify
assign
bes
soc
add_sub
i_rst_n
iit
parameter
rea
synopsys
enable
get_clocks
library
setup
all_inputs
brr
cirq
clb
nios
cyclone
datawidth
dsp
fea
Année:
2014
Langue:
Chinese
Fichier:
PDF, 62.98 MB
Vos balises:
0
/
0
Chinese, 2014
1
Suivez
ce lien
ou recherchez le bot "@BotFather" sur Telegram
2
Envoyer la commande /newbot
3
Entrez un nom pour votre bot
4
Spécifiez le nom d'utilisateur pour le bot
5
Copier le dernier message de BotFather et le coller ici
×
×